2016-10-18
前回設計を終えた基板（以降、試作３と呼ぶ）の加工が終えたのでその結果を記す。
概ね設計通りの加工が行われており、不安要素であったフィルタ部の細かい部分も潰れることなく正しくプリントされている。
それぞれの素子のピン位置と基板上での位置関係も確認したが、誤りは確認されなかった。
この基板にコネクタを取り付け、動作確認を行い、確認出来次第パスコンなど細かい部分も取り付けていこうと思うが、細かい部分もあるため半田付けを失敗しないように気をつけなければいけない。
また、今後検査を行うための準備として次のことが必要であると予想される。
試作１の検査の際に水晶発振器のアンプ部故障により、変換基板の足の部分まで信号が届いていなかったので、新しくアンプを取り除いた変換基板の作成と水晶発振器の付け替えが必要であると思われる。
さらに、現在の手持ちでは正常な動作をするAD9851は１つだけであるので、１つでの検査を終えた後にもうひとつ必要になると思われる。
それらを確認後、試験に取り掛かろうと思う。
2016-10-12
まずは、前回に引き続きフィルタ部の設計を行った。
前回設計したものと同様のもの(位置関係の都合上、全く同じではないもの)を両AD9851に設置した。さらに、必要であると思われる１ピンコネクタを配置し位置関係を調整したものが下図である。（Eeschemaは最終調整後のものを後に掲載する）
またそれに伴い、水晶発振器からの基準発振配線の位置と幅も確定したので、
電源用のジャンパ線接続１ピンコネクタを追加し位置決定
その後、デジタル信号用の１ピンコネクタの数を減らし位置確定
それぞれの１ピンコネクタと素子間の配線
の順で行った。
改良の結果、AD9851周りにスペースの余裕が生まれたので、パスコンも同一基板上に実現した。
その結果が下図である。
電源用１ピンコネクタは改良前は６つだったものを３つに減らすことが出来、
デジタル信号用１ピンコネクタも１線に対し２つで抑えることが出来た。
また、コネクタ同士がなるべく位置が近くなるように設計を行った。
今回の課題として設定した
・アナログ信号線の配線幅
・フィルタ部の設計
・デジタル信号線、電源線に対する１ピンコネクタの導入
・パスコンの配置
を全て満たしたものを設計することが出来た。
基盤加工を行い、検査後に試験を行う予定である。
2016-10-5
信号の出力及び帰還部の配線のためフィルタの再設計を行った。
前回設計したフィルタは配線を行う際にかなり細い配線幅で行う必要があった。その改善策としてフィルタ部のそれぞれの素子間の距離を出来る限り近くすることにした。その結果が下図である。
素子間のほとんどを直線かつ最短距離で配線できたのでフィルタ部の設計はこれで確定しようと思う。
また外部出力部は以前はBNCコネクタを使用していたが大きく不安定であるため下図のようなピンに変更した。
このピンに変更した後配線した結果が下図である。
配線を太く維持することが出来、周りのグラウンドも確保できたので位置関係はおおむねこのままで行こうと思う。
またそれらの改善により、基板サイズの改変が必要となった。
サイズの見直しを行った後に前回と同じ要領で配線をし、試作３の仕上げようと思う。
2016-7-11
前回発生したコンポーネントとフットプリントのエラーの処理から取り掛かった。
様々な方法で復元を試みたが出来なかったので、単純に作り直した。
その結果が下図である。
作り直すついでに１ピンコネクタの数を調節した。
次に、フィルタを追加したことによる基板サイズやそれぞれの素子の配置の問題の改善を試みた。とりあえず、主要な素子の配置を決める目的のため、１ピンコネクタは考えていない。
案１
フィルタ用に基板を縦長にし、フィルタと出力をAD9851の1ピン側に配置することで出力線４本分のスペースを確保する作戦だったが、実際に配線しようとしたときにIOUT,IOUTBとVINN,VINPが衝突してしまい廃案になった。
案２
案１から、水晶発振器とフィルタの位置関係を逆にした。このことで信号線同士が衝突することを防ぐことが出来、信号線は配線することが出来た。
上図にはすでに組み込んであるが、
１ピンコネクタ導入に先んじて、フィルタの使用する面積と位置を決める必要があった。
そのため、フィルタをなるべく省範囲で配置すること試みた。結果が下図である。
横長では配線できない信号線が出てきたので、縦向きにし、少々手を加えたものをテストの意味を込めてfreerouteした。
おおむね良好だが、コンデンサのフットプリントのことを考えると配線をこの細さにする必要があった。しかし、現在所有しているプリント基板作製機の精度を考えるとこの細さの配線のプリントは不可能に思える。如何に改善するか検討したい。
2016-7-4
基板のプリント結果
今回製作した基板（以下、試作2）をプリントした結果を以下に示す。
なお、テストのため使用済み基板を使用したのでデータにあるもの以外の配線がある。
ドリル径
使用可能なドリルのサイズとしては
- 0.7mm
- 1mm
- 2mm
である。
現在製作中の基板では、papilioシールド用のドリルサイズは0.7mmを使用しているが、長いピンソケットは他より多少太いため入らなかった。
そこで、ドリル径は1mmとすることにした。
また、BNCの足の穴が開いていないため、ドリル径を2mmに指定することにした。
裏面グラウンド
試作２では、裏面のベタグラウンドはそのままであったが、実用を考えると、グラウンドとのショートを防ぐためにピン周りをグラウンドから離す必要がある。
そこで、下図のように、赤く塗りつぶした部分を削るパターンをKicadで作成することにした。
出力端
現在の出力端はそのままBNCコネクタに繋げているが、フィルタを組み込むことにした。
下図のIout(21pin)の出力をローパスフィルタとなっているところにフィルタを組み込み、その出力をコンパレータの非反転入力VINP(16pin)に返す。またIOUTB(20pin)の出力をコンパレータの反転入力(15pin)に返す。
コンパレータからの出力はVOUTN(13pin),VOUTP(14pin)から出力される。
これらのことを踏まえて改善を行った。
下図の右側が追加したフィルタ部である。
コイルのフットプリントが不明であったのでとりあえずSMDパッケージのものを割り当てた。
改善点
配置をして見たが、明らかに（基板サイズ、papillioシールドヘッダーの位置などの）根本的な部分からの改良が必要であるので全てやり直しを試みている。
このままの配置と大きさでは出力信号線が４本となったことからほぼ全て(アナログ信号線と電源線計20本程度）がジャンパ配線とならざるを得ないため、ジャンパ線が重なりすぎないように位置関係を改善している。
不具合により、コンポーネントが読み込みは出来るが表示されない事態が発生したため、原因も調査中である。
2016-6-27
前回に引き続き、pcbnewによる配線を行った。
目標としては、ジャンパー線を想定した配線と、それぞれのモジュールの位置関係の検討である。
配線の案としては、ベタグラウンドとしてある表面側から、ジャンパ配線を行うことである。
このことから、ジャンパー配線用コネクタの配置は必要でなくなったので、配線の自由度があがった。
これらのことを考慮し、作成したpcbnewデータが以下の画像である。
変更点としては、1pinコネクタの数を6つ増やした。それらは主に電源用であるが一部デジタル信号線にも使用している。コネクタの位置を他の素子とかぶらないように真横に配置、とあったが、位置的に難しい部分があったので全てに適用は出来ていない。
また、BNCの位置がpapilioと重なってしまう可能性があったので、位置を少し離した。
以上の点を改善した
ガーバーデータのリンクを以下に置いた。
https://drive.google.com/open?id=0BwkY5ZVFeKrwR3hJR2ZzMXBLYUk
以下、自動配線について。
また、これと平行して自動配線の環境を整えた。
前回の報告では、エラーのため実行できないとあったが、以下の改善により実行できた。
- netbeansの再ダウンロード。java SEやC/C++が必要とあったので一応リンク右の”すべて”をダウンロード https://netbeans.org/downloads/
- freerouteの公式ホームページから以下のリンクのファイルをダウンローhttps://github.com/nikropht/FreeRouting/archive/master.zip
- Javaのヘルプファイルを以下のリンクからふたつダウンロード http://sourceforge.jp/projects/sfnet_jamdaq/downloads/Jam/2.4.19/jh.jar/ Download jnlp-loader-1.0.6.jar : jnlp « j « Jar File Download
- "2.3"の手順でダウンロードしたものを解凍し、ひとつのファイルにまとめる
- netbeansを起動し、ライブラリに上のフォルダを追加する。
- Kicadを最新版にアップグレード
その後、前回のブログどおりの手順で行ったところ、正しくfreeroutingが実行された。
上がfreeroutingでの実行結果
下がそのデータをpcbnewに取り込んだ結果である。
何も設定をせず、アナログ信号線以外を全て削除してからの実行にもかかわらず、少し手直しが必要だが、手で配線を行うときとほぼ変わらない完成度であった。
手での作業よりも何十倍も早く、これからの設定次第では更なる完成度を期待できるので、作業効率の大幅アップを見込める。
少しの手直しであれば、活用して行こうと思う。
2016-6-17
重要な配線（高周波アナログ信号線）は手動で行い太くするため、配線幅の個別での変更方法を調べた。
デザインルールの設定＞グローバルデザイン＞カスタム配線幅
カスタム配線幅に配線幅を登録しておき、配線前または配線後に、右クリック>配線幅の選択から選ぶという手順で配線幅を個別に変更できた。
とりあえず信号線を0.9ｍｍ幅で配線を行った。
さらに、kiCADについて調べると、自動配線についての記事があった。
以前調べたときには、片面基板では使い物にならないとあったので触れていなかったが、コストの設定と、裏面配線部をコネクタによりジャンパ配線にすることで使用可能とあった。作成している基板では、重要な配線は少ないのでそこだけ手動で行い、あとは自動配線にすることとで作業効率アップに繋がると思い、導入を試みることにした。
導入に必要なソフトとしては
- 自動配線ツール：Freerouting.exe
- NetBeans 8.1
- Jave Development Kit 8 (JDK8)
である。
Freerouting.exeは実行のとき起動するだけで使用可能である。
NetBeansとJavaDevelopment Kitはインストールをする必要がある。
Freeroutingのダウンロード先
https://github.com/freerouting/freerouting/raw/master/binaries/FreeRouting.exe
NetBeansとJava Development Kitのダウンロード先
http://www.oracle.com/technetwork/java/javase/downloads/index.html
手順としては
- pcbNew画面の右上にある
を選択 - 以下の画面が表示されるので
「現在のボードを"Specctra DSN"ファイルへエクスポート」を選択し保存。 - Freerouting.exeを起動し、先ほどエクスポートしたDSNファイルを選択。
- 各種パラメータを設定を行い（主にコスト）、自動配線を実行する。
今回、手順２のときにエラーが生じて強制終了になってしまうため、コストなどの設定が出来なかったが、自動配線は行えた。その結果が以下である。
赤い線で繋がっているところはジャンパ線コネクタを追加していく予定であるが、
おおむね狙い通りの配線が行えた。
